Michael Buesch b8098b9b5a phy-fpha: Declare miso as inout преди 5 години
..
.gitignore d51bbe5ae2 Add FPGA PHY source code преди 5 години
Makefile 9280b86c0e phy-fpha: Use PLL преди 5 години
block_ram_mod.v d51bbe5ae2 Add FPGA PHY source code преди 5 години
crcgen.py 582596891f crcgen: Move all tests to test module преди 5 години
crcgen_test.py aaeac12a95 crcgen: Run tests in parallel преди 5 години
edge_detect_mod.v d51bbe5ae2 Add FPGA PHY source code преди 5 години
led_blink_mod.v e7254d162d fpga: Add LED blinker преди 5 години
main.v b8098b9b5a phy-fpha: Declare miso as inout преди 5 години
parity_func.v d51bbe5ae2 Add FPGA PHY source code преди 5 години
profibus_phy_mod.v 46bfec6f56 phy-fpga: Set CRC error flag преди 5 години
spi_slave_mod.v 4b4d67b430 fpga: re-arrange pins преди 5 години
sync_signal_mod.v d51bbe5ae2 Add FPGA PHY source code преди 5 години
tinyfpga_bx.pcf d51bbe5ae2 Add FPGA PHY source code преди 5 години
uart_mod.v fb07d30621 uart: Limit sym timer преди 5 години