Halaman utama Jelajahi Bantuan
Masuk
mbuesch
/
crcgen
Liatin 1
Bintangi 0
Fork 0
Berkas Masalah 0 Tarik Permintaan 0 Wiki
Cabang: master
Ranting Tag

Komit Sejarah

Pembuat SHA1 Pesan Tanggal
  Michael Buesch 3704f691c9 Fix incorrect MyHDL 'next' use 1 tahun lalu
  Michael Buesch b233945422 Remove unnecessary parenthesis 1 tahun lalu
  Michael Buesch 7043d19067 Use private fields in bit classes 1 tahun lalu
  Michael Buesch b4e298793c Remove old py2 compat oldstyle class 1 tahun lalu
  Michael Buesch c4d3eeac29 Update copyright 1 tahun lalu
  Michael Buesch 9449b48ab1 Remove unnecessary parenthesis 1 tahun lalu
  Michael Buesch d5fc1a9dca Move polynomial parser to utils 1 tahun lalu
  Michael Buesch 3f6aa6e431 Stricter polynomial parsing 1 tahun lalu
  Michael Buesch 6ab9b404c2 Fix polynomial coefficient conversion for small bit size 1 tahun lalu
  Michael Buesch 7e1173cb19 Keep local ref to P 2 tahun lalu
  Michael Buesch 91fafc4a55 Move test code to own file and don't import in normal runs 2 tahun lalu
  Michael Buesch 4f2a2f648c Unify indentation among all supported languages 3 tahun lalu
  Michael Buesch b420326d54 Don't generate trailing comma in Verilog module parameter list 3 tahun lalu
  Michael Buesch d4496951ff Rename main module to libcrcgen 3 tahun lalu