 Yifeng Li
|
ff6ca6a422
vl670.kicad_pcb: update fab layers
|
пре 3 година |
|
Yifeng Li
|
f54bf92b06
fix incorrect RX/TX pairs
|
пре 3 година |
|
Yifeng Li
|
598d981f7c
vl670.kicad_pcb: final adjustments
|
пре 3 година |
|
Yifeng Li
|
15d5e2cfe0
vl670.kicad_pcb: adjust copper fill
|
пре 3 година |
|
Yifeng Li
|
e36b2d358f
usb-b edition
|
пре 3 година |
|
Yifeng Li
|
c674b919d1
v0.02.
|
пре 3 година |
|
Yifeng Li
|
3260afb664
rename components and footprints.
|
пре 3 година |
|
Yifeng Li
|
92dc1ee521
various changes for v0.01 public release.
|
пре 3 година |
|
Yifeng Li
|
33949fcf4a
Change GPIO connections to match firmware.
|
пре 3 година |
|
Yifeng Li
|
5b74404f45
Change R13 to a no-connection item
|
пре 3 година |
|
Yifeng Li
|
5fb0019790
First private release.
|
пре 3 година |
|
Yifeng Li
|
5a17411204
initial commit.
|
пре 3 година |
